芯片电源去耦

关于管脚去耦的分配，建议如下：

1.模拟电源地配对方式（pin6 和 pin5 配对（给 B 组 AFE 供电），pin15 和 pin16 配对（给A 组 AFE 供电），

pin71 和 pin72 配对（给 ADC 和数字 LDO 供电），pin30 和 pin29 配对（给内部参考供电））， 

2. 数字电源配对方式（pin52 和 pin51 配对（给数字 LDO 供电），pin49 和 pin50 配对（给数字 IO 供电）） 

3. 片内参考源去耦配对建议：pin31 和 pin32 配对，pin33 和 pin34 配对。

观察芯片是否复位正确的简单方法

检查 pin31 是否在 4.096v 左右，检查 pin33 是否在 2.5v 左右，检查 pin52 是否在 2.6v 左右，检查 pin70 是否在 4.5v 左右。

关于芯片噪声性能的问题

一个可能噪声增大的原因：我们设计的带宽比 adi 要宽（我们的是 43Khz，ADI 是 23Khz，我们带宽大的设计初衷是更大的带宽给用户更大的自由度），

如果前端的滤波器压噪声不够多，测试 SNR 达不到芯片本身应有的 90db 的 SNR 或直方图性能。如果要得到高信噪比的测试结果，请特别注意前置抗

混叠滤波器和信号源的信号质量。

芯片的 初始化问题，我们设计是这么芯片的 

1. 当系统电源稳定到 5v 之后，芯片模拟部分开始上电，生成各种参考电压和参考电流。同时，芯片内部数字 LDO 启动（生成数字电压 2.6v）。

2. 数字电压 2.5v 稳定到一个门限之后，内部高速振荡器开始工作。

3. 振荡器稳定到一定频率之后，数字状态机开始工作，正常初始化数字部分之后，芯片认为系统上电成功。 

基于上面的设计，从使用上，我们建议整机在芯片供电稳定之后，发送 reset 信号一次，这样，芯片会在完全上电状态再初始化一次，这样是比较安全的。